本书采用教、学、做相结合的教学模式，以提高实际工程应用能力为目的，通过实例引入，深入浅出地介绍EDA技术、VHDL硬件描述语言、FPGA开发应用及相关知识，并给出了丰富的EDA设计实例，使读者通过本书的学习并完成推荐的实验后，能初步了解和掌握EDA的基本内容及实用技术。
全书内容分四部分，第一部分简要介绍了EDA的基本知识、常用的EDA基本工具使用方法和目标器件的结构原理；第二部分通过实例，以向导的形式介绍了三种不同的设计输入方法；第三部分对VHDL的设计做了介绍；第四部分详细讲述了基于EDA技术的典型的设计项目。各章都安排了相应的习题和有较强针对性的实验、设计实践要求。书中给出的绝大部分VHDL设计实例和实验示例都在EDA实验系统上通过了硬件测试。
为了方便本课程的授课和实践指导，本书配有与各章节内容完全对应的CAI教学课件。
本书实用性强，可作为高职高专院校电子工程、通信、工业自动化、计算机应用技术、仪器仪表等专业的教材，也可作为相关专业技术人员的自学参考书。
样章试读
目录
- 第1章 概述
1.1 EDA技术
1.2 EDA技术应用对象
1.3 VHDL
1.4 EDA的优势
1.5 面向FPGA的EDA开发流程
1.5.1 设计输入
1.5.2 综合
1.5.3 适配（布线布局）
1.5.4 仿真
1.6 PLD
1.6.1 PLD的分类
1.6.2 PROM可编程原理
1.6.3 GAL
1.7 CPLD的结构与可编程原理
1.8 FPGA的结构与工作原理
1.8.1 查找表逻辑结构
1.8.2 FPGA的结构与原理
1.9 硬件测试技术
1.9.1 内部逻辑测试
1.9.2 JTAG边界扫描测试
1.10 FPGA／CPLD产品概述
1.10.1 Altera公司FPGA和CPLD器件系列
1.10.2 Lattice公司CPLD器件系列
1.10.3 Xilinx公司FPGA和CPLD器件系列
1.11 编程与配置
1.12 FPGA配置器件
1.13 Quartus II
1.14 IP核
1.15 EDA的发展趋势
第2章 Quartus II设计向导
2.1 原理图输入设计方法的特点
2.2 原理图输入方式设计初步
2.2.1 建立工作库文件夹和编辑设计文件
2.2.2 创建工程
2.2.3 功能分析
2.2.4 编译前设置
2.2.5 全程编译
2.2.6 功能测试
2.3 引脚设置和下载
2.3.1 引脚锁定
2.3.2 配置文件下载
2.3.3 AS模式直接编程配置器件
2.3.4 JTAG间接模式编程配置器件
2.3.5 USB-Blaster编程配置器件使用方法
2.4 层次化设计
2.4.1 8位十进制计数器的设计
2.4.2 硬件测试与实验
2.5 8位十进制频率计设计
2.5.1 时序控制器设计
2.5.2 顶层电路设计与测试
习题
实验与实践
2-1 8位十进制频率计设计
2-2 用原理图输入法设计8位全加器
2-3 计时系统设计
2-4 数字系统设计
第3章 宏功能模块应用
3.1 流水线乘法累加器设计
3.1.1 电路结构与工作原理
3.1.2 电路结构与工作原理
3.1.3 电路时序仿真与测试
3.2 逻辑数据采样电路设计
3.3 在系统存储器数据读写编辑器应用
3.4 简易正弦信号发生器设计
3.4.1 工作原理
3.4.2 定制初始化数据文件
3.4.3 定制LPM元件
3.4.4 完成顶层设计
3.5 嵌入式逻辑分析仪使用方法
3.5.1 SignalTap II一般使用方法和实例
3.5.2 编辑SignalTap II的触发信号
3.6 FIFO模块定制
3.7 嵌入式锁相环ALTPLL调用
3.7.1 建立嵌入式锁相环元件
3.7.2 测试锁相环
3.8 优化设计
3.8.1 流水线设计
3.8.2 寄存器平衡技术
3.9 时序设置与分析
3.9.1 时序约束设置
3.9.2 查看时序分析结果
习题
实验与实践
3-1 流水线乘法累加器设计
3-2 简易逻辑分析仪设计
3-3 简易正弦信号发生器设计
3-4 8位十六进制频率计设计
3-5 利用LPM－ROM设计乘法器
3-6 简易存储示波器设计
3-7 LPM－FIFO实验
第4章 应用VHDL设计数字系统
4.1 多路选择器的VHDL描述
4.1.1 多路选择器的VHDL描述
4.1.2 语句结构和语法说明
4.2 寄存器描述的VHDL程序
4.2.1 D触发器的描述
4.2.2 VHDL描述的语言现象说明
4.2.3 实现时序电路的不同表述
4.2.4 异步时序电路设计
4.3 1位全加器的VHDL描述
4.3.1 半加器描述
4.3.2 CASE语句
4.3.3 全加器描述和例化语句
4.4 计数器设计
4.4.1 4位二进制加法计数器设计
4.4.2 整数类型
4.4.3 计数器设计的其他表述方法
4.5 一般加法计数器设计
4.5.1 相关语法说明
4.5.2 程序分析
4.5.3 含并行置位的移位寄存器设计
4.6 基于Quartus II的VHDL文本输入设计
4.6.1 建立工作库文件夹和编辑设计文件
4.6.2 创建工程
4.6.3 全程编译
4.6.4 时序仿真
4.6.5 应用RTL电路图观察器
4.6.6 硬件测试
习题
实验与实践
4-1 基于VHDL的组合电路的设计
4-2 时序电路的设计
4-3 含异步清零和同步时钟使能的加法计数器的设计
4-4 数控分频器的设计
4-5 乐曲硬件演奏电路设计
4-6 混合输入设计实验
第5章 VHDL设计技术深入
5.1 深入讨论数据对象
5.1.1 常量
5.1.2 变量
5.1.3 信号
5.1.4 进程中的信号与变量赋值
5.2 双向和三态电路信号赋值
5.2.1 三态门设计
5.2.2 双向端口设计
5.2.3 三态总线电路设计
5.3 IF语句概述
5.4 深入了解进程语句
5.4.1 进程语句格式
5.4.2 进程结构组成
5.4.3 进程要点
5.5 并行语句特点
5.6 仿真延时
5.6.1 固有延时
5.6.2 传输延时
5.6.3 仿真δ
5.7 实体与相关语句语法
5.7.1 实体语句结构
5.7.2 参数传递说明语句
5.7.3 参数传递映射语句
5.8 直接数字综合器（DDS）设计
习题
实验与实践
5-1 7段数码显示译码器设计
5-2 8位数码扫描显示电路设计
5-3 32位并进／并出移位寄存器设计
5-4 直接数字频率合成器（DDS）设计
5-5 数字移相信号发生器设计
第6章 实用状态机设计技术
6.1 有限状态机设计初步
6.1.1 为什么要使用状态机
6.1.2 数据类型定义语句
6.1.3 一般有限状态机的结构
6.2 Moore型有限状态机设计
6.2.1 多进程有限状态机
6.2.2 单进程Moore型有限状态机
6.3 Mealy型有限状态机设计
6.4 状态编码
6.4.1 状态位直接输出型编码
6.4.2 顺序编码
6.4.3 一位热码编码
6.5 非法状态处理
习题
实验与实践
6-1 序列检测器设计
6-2 ADC0809采样控制电路实现
6-3 基于0809的数据采集电路和简易存储示波器设计
6-4 基于5510／5651的数字存储示波器设计
6-5 VGA彩条信号显示控制器设计
附录 EDA实验系统简介
一、实验电路结构图
二、GW48 EDA系统实验信号名与芯片引脚对照表
参考文献
京公网安备 11010102004214号