本书内容分三部分：可编程逻辑器件CPLD和FPGA的基本原理；使用上述两种器件要用到的硬件描述语言，即VHDL语言；Altera公司推出的广为流传的数字电路开发工具——MAX+plusⅡ。书中提供了大量实例论述VHDL语言的基本知识和使用VHDL语言设计逻辑电路的基本方法，并配有8个实验供渎者学习。
本书可作为高等院校教材，也适合有一定基础的电子工程设计人员阅读。
样章试读
目录
- 前言
第1章绪论
1．1现代数字系统
1．1．1数字系统的概念
1．1．2数字系统的实现
1．1．3数字系统的设计工具
1．2EDA技术的发展
1．3现代数字系统的实现方法
思考题
第2章可编程逻辑器件
2．1可编程逻辑器件的发展历程
2．2可编程逻辑器件的基本结构与分类
2．3简单可编程逻辑器件
2．3．1可编程逻辑阵列
2．3．2可编程阵列逻辑和通用阵列逻辑
2．4复杂可编程逻辑器件
2．4．1CPLD的基本结构
2．4．2MAX7000系列器件的主要特点及性能
2．4．3MAX7000器件结构
2．4．4MAX7000器件的配置
2．4．5MAX7000器件的编程
2．5现场可编程门阵列FPGA
2．5．1FPGA的基本结构
2．5．2XC4000系列器件的主要特点及性能
2．5．3XCA000的器件结构
2．5．4可编程互连
2．5．5XCA000器件的编程
2．6选择CPLD还是FPGA65
思考题
第3章VHDL硬件描述语言
3．1VHDL概述
3．1．1VHDL简介
3．1．2VHDL的基本结构及其优点
3．1．3VHDL术语
3．2VHDL程序结构
3．2．1实体
3．2．2结构体
3．2．3程序包、库和配置
3．3VHDL的数据类型及运算操作符
3．3．1VHDL的数据对象
3．3．2VHDL词法规则与标识符
3．3．3VHDL的数据类型
3．3．4VHDL的运算操作符
3．4VHDL的描述语句
3．4．1顺序语句
3．4．2并行语句
3．4．3属性语句
3．5基本电路的VHDL模型
3．5．1组合逻辑电路的设计
3．5．2时序逻辑电路的设计
3．5．3存储器
3．6有限状态机
3．6．1有限状态机的基本模型
3．6．2状态机的建立过程
3．6．3状态机的状态编码
3．6．4状态机剩余状态处理
3．7仿真与逻辑综合
3．7．1仿真
3．7．2延时模型
3．7．3仿真△
3．7．4仿真激励信号的产生
3．7．5综合
思考题
第4章心+plusⅡ设计系统
4．1MAX+plusⅡ简介
4．2用MAX+plusⅡ开发数字系统的流程
4.3设计输入
4．3．1文本输入方式
4．3．2图形输人方式
4．3．3创建和编辑图元
4．3．4波形输人方式
4．3．5使用其他EDA工具生成的文件进行输入
4．4层次化设计
4．5MAX+plusⅡ的工程设置
4．6MAx+plusⅡ的工程编译
4．6．1MAX+plusⅡ编译器简介
4．6．2编译设置
4．6．3工程编译
4．6．4消息处理器
4．6．5查看报告文件
4．7器件适配的查看与编辑
4．7．1平面编辑器简介
4．7．2ACF和FIT文件
4．7．3查看和编辑适配结果
4．8工程仿真
4．8．1仿真简介
4．8．2文件操作
4．8．3运行仿真
4．8．4仿真结果分析
4．9时序分析
4．9．1时序分析简介
4．9．2时序分析设置
4．9．3运行时序分析
4．10编程下载
4．10．1编程文件
4．10．2程序下载方式
4．10．3下载编程与配置文件
4．10．4下载编程的相关操作
4．11QuartusⅡ简介
思考题310
第5章数字电路和系统实验
实验一3-8线泽码器
实验二同步计数器
实验三BCD码全加器
实验四4位乘法器
实验五FIFO设计
实验六七段数码显示
实验七电子秒表的实现
实验八数字闹钟的实现318
参考文献320
附录AEPM7096管脚封装资料321
附录BXCA005E／XL管脚封装资料
京公网安备 11010102004214号