本书为高等学校“锁相与频率合成”课程的教材，讲述锁相环与频率合成器的理论、组成、性能、工程设计与实现。对锁相环的基本工作原理与性能、频率合成的基本概念与方法，以及锁相频率合成器和直接数字频率合成器的构成、设计与实现作了详细的阐述，并对全数字锁相环和软件锁相环作了介绍。
本书突出了“基础性、新颖性、工程性、应用性”的特点，可作为等院校通信、电子等相关专业本科生和研究生的专业教材或教学参考书，也可供从事通信、广播电视、测量、遥测遥控、雷达导航等方面的工程技术人员参考。
样章试读
目录
- 前言
绪论
0.1 锁相技术的发展
0.2 锁相环的种类
0.3 锁相环路的基本特征
0.4 锁相技术的应用
0.5 频率合成技术
第1章 锁相环路的基本工作原理
1.1 锁定与跟踪的概念
1.1.1 相位关系
1.1.2 环路的工作状态
1.1.3 环路的工作过程及性能要求
1.2 环路的组成
1.2.1 鉴相器
1.2.2 环路滤波器
1.2.3 压控振荡器
1.3 环路的相位模型与动态方程
1.3.1 环路的相位模型
1.3.2 环路的动态方程
习题
第2章 锁相环路的线性性能分析
2.1 环路的线性相位模型和传递函数
2.1.1 线性相位模型
2.1.2 传递函数
2.2 环路的频率响应
2.2.1 锁相环频率响应的概念
2.2.2 各种锁相环的频率响应
2.2.3 调制跟踪与载波跟踪
2.3 环路的线性跟踪
2.3.1 瞬态相位误差θ_e(t)
2.3.2 稳态相位误差θ_e(∞)
2.3.3 跟踪性能的时域指标
2.4 环路的稳定性
2.4.1 稳定的充要条件
2.4.2 稳定性判据——波特准则
2.4.3 几种环路的稳定性分析
2.5 环路的噪声性能
2.5.1 随机相位噪声性质
2.5.2 环路对输入白高斯噪声的“低通”滤波特性
2.5.3 环路对压控振荡器相位噪声的“高通”滤波特性
2.5.4 跳周与门限
2.5.5 采用三阶环的必要性
习题
第3章 锁相环路的非线性性能分析
3.1 环路的非线性跟踪性能
3.1.1 锁定时的稳态相差
3.1.2 同步带Δ_ωH
3.1.3 最大同步扫描速率
3.1.4 最大频率阶跃量
3.2 一阶环的捕获性能
3.2.1 Δ_ωo3.2.2 Δ_ωo>K时的失锁状态
3.2.3 Δ_ωo=K时的临界状态
3.3 二阶环的捕获性能
3.3.1 相图及其特性
3.3.2 捕获带与快捕带
3.3.3 捕获时间
3.4 辅助捕获方法
3.4.1 人工电调
3.4.2 自动扫描
3.4.3 辅助鉴频
3.4.4 变带宽
3.4.5 变增益
习题
第4章 频率合成的基本技术
4.1 频率合成技术概述
4.1.1 频率合成技术的基本概念
4.1.2 频率合成的基本方法
4.1.3 频率合成器的主要技术指标
4.2 频率合成器的主要实现部件
4.2.1 混频器——实现频率的加和减
4.2.2 倍频器——实现频率的乘
4.2.3 分频器——实现频率的除
4.3 直接频率合成
4.3.1 强制法
4.3.2 谐波法
4.3.3 双混频法
4.3.4 三混频法
4.3.5 双混频-分频法
习题
第5章 锁相频率合成器
5.1 单环锁相频率合成器
5.1.1 单环锁相频率合成器的工作原理
5.1.2 单环锁相频率合成器的性能分析
5.1.3 单环锁相频率合成器的缺陷及改进
5.2 变模分频频率合成器
5.3 多环频率合成器
5.3.1 后置分频器的锁相频率合成器
5.3.2 双环频率合成器
5.3.3 三环频率合成器
5.4 小数分频频率合成器
5.4.1 基本工作原理
5.4.2 组成框图及工作过程
5.4.3 小数分频杂散的产生及其校正
5.4.4 具有Σ-Δ调制的小数分频频率合成器
习题
第6章 锁相频率合成器的设计与实现
6.1 二阶锁相频率合成器的一般设计步骤
6.1.1 设计步骤
6.1.2 设计实例
6.2 单片集成锁相环组成的频率合成器设计
6.2.1 单片集成锁相环的分类及特点
6.2.2 单片集成锁相环实现的频率合成器
6.3 集成锁相频率合成器及其应用电路设计
6.3.1 MC145106中规模集成锁相频率合成器
6.3.2 MC145146大规模集成锁相频率合成器
6.3.3 MC145152大规模集成锁相频率合成器
6.3.4 MC145156大规模集成锁相频率合成器
6.4 高阶锁相频率合成器的设计
6.4.1 高阶锁相环的稳定性分析
6.4.2 采用无源超前滞后环路滤波器的三阶环的设计步骤
6.4.3 采用74HC4060的三阶环的设计
6.5 采用ADF4153的小数分频频率合成器设计
6.5.1 ADF4153的内部结构及工作原理
6.5.2 采用ADF4153的小数分频频率合成器的设计
习题
第7章 频率合成器的相位噪声
7.1 相位噪声的基本概念
7.1.1 相位噪声
7.1.2 相位噪声功率谱密度
7.1.3 相位噪声的四则运算
7.2 频率合成器的寄生输出
7.2.1 环路对杂散干扰的滤除能力
7.2.2 减小杂散干扰输出的方法
7.3 频率合成器的输出相位噪声
7.3.1 频率合成器的噪声来源
7.3.2 振荡器的噪声
7.3.3 触发相位噪声
7.3.4 环路输出的噪声响应
7.3.5 环路最佳参数的选择
习题
第8章 直接数字频率合成器
8.1 直接数字频率合成的原理与性能
8.1.1 斜升波合成
8.1.2 正弦波合成-直接数字频率合成的基本原理
8.2 直接数字频率合成器的噪声分析
8.2.1 量化噪声
8.2.2 D/A转换器和输出滤波器所引起的信噪比
8.3 集成DDS芯片介绍和设计实例
8.3.1 DDS系列芯片简介
8.3.2 AD9830 50MHz CMOS DDS电路
8.3.3 AD9851 180MHz CMOS DDS/DAC电路
8.3.4 AD9858 1GSPS DDS电路
习题
第9章 锁相与频率合成技术的发展
9.1 DDS+PLL的频率合成器
9.1.1 环外插入混频器的DDS+PLL频率合成器电路
9.1.2 环内插入混频器的DDS+PLL频率合成器电路
9.1.3 DDS激励PLL的频率合成器电路
9.2 全数字锁相环
9.2.1 全数字鉴相器
9.2.2 全数字环路滤波器
9.2.3 数控振荡器DCO
9.2.4 全数字锁相环路举例
9.3 软件锁相环
9.3.1 软件锁相环(SPLL)设计的基本方法
9.3.2 软件锁相环的Z域模型
9.3.3 软件锁相环的参数设置
习题
附录 相关器件介绍
参考文献
京公网安备 11010102004214号