本书以TEC-8计算机硬件综合实验系统为实验平台，全面介绍了计算机组成原理、数字逻辑与数字系统。全书共7章：第1章详细介绍了TEC-8计算机硬件综合实验系统；第2章和第3章介绍了计算机组成与计算机体系结构实验，其中第2章给出了7个基本实验，第3章给出了4个综合实验；第4章介绍了数字逻辑与数字系统的4个综合设计实验，这些实验同时可作为EDA技术的基础实验；作为进行第3章、第4章相关设计实验的必备基础，第5～7章主要介绍了EDA设计的相关基础技术，其中第5章和第6章分别对VHDL和Verilog HDL进行了简单介绍，第7章介绍了Quartus Ⅱ的使用方法。
样章试读
目录
- 目录
第1章 TEC-8计算机硬件综合实验系统 1
1.1 TEC-8实验系统的技术特点 1
1.2 TEC-8实验系统的组成 1
1.3 逻辑测试笔 4
1.4 TEC-8实验系统结构和操作 5
1.4.1 TEC-8模型计算机时序信号 5
1.4.2 TEC-8模型计算机组成 5
1.5 TEC-8模型计算机指令系统 8
1.6 指示灯、按钮、开关、接口与短路子 9
1.6.1 指示灯 9
1.6.2 按钮 10
1.6.3 开关 10
1.6.4 接口与短路子 11
1.7 数字逻辑与数字系统实验 12
1.8 E2PROM中微代码的修改 13
第2章 计算机组成原理基本实验 19
2.1 寄存器读写实验 19
2.2 运算器组成实验 27
2.3 双端口存储器实验 39
2.4 数据通路实验 50
2.5 微程序控制器实验 57
2.6 CPU组成与机器指令的执行实验 63
2.7 中断原理实验 69
第3章 计算机组成原理课程综合设计实验 73
3.1模型机硬连线控制器设计实验 73
3.2模型机流水微程序控制器设计实验 87
3.3模型机流水硬连线控制器设计实验 90
3.4 含有阵列乘法器的ALU 设计实验 100
第4章 数字逻辑与数字系统综合设计实验 108
4.1 简易电子琴实验 108
4.2 简易频率计实验 111
4.3 简易交通灯实验 118
4.4 VGA 接口设计实验 121
第5章 VHDL简介 125
5.1 VHDL程序的基本结构 125
5.1.1 实体说明 126
5.1.2 结构体说明 127
5.1.3 程序包 130
5.1.4 库 131
5.1.5 配置 131
5.2 VHDL的客体及词法单元 133
5.2.1 标识符 133
5.2.2 词法单元 134
5.2.3 VHDL的数据类型 135
5.2.4 VHDL的对象 138
5.2.5 VHDL运算操作符 141
5.3 VHDL的基本描述语句 142
5.3.1 进程语句 143
5.3.2 并行语句 146
5.3.3 顺序语句 158
5.4 属性的描述与定义 162
5.4.1 数值类属性 162
5.4.2 函数类属性 163
5.4.3 带属性函数的信号 165
5.5 决断函数与信号延迟 167
5.5.1 决断信号与决断函数 167
5.5.2 信号延迟 168
第6章 Verilog HDL基本语法 169
6.1 简单的Verilog HDL模块 169
6.1.1 简单的Verilog HDL程序介绍 169
6.1.2 模块的结构 171
6.1.3 模块的端口定义 171
6.1.4 模块内容 172
6.2 数据类型及其常量、变量 173
6.2.1 常量 173
6.2.2 变量 176
6.3 运算符及表达式 178
6.3.1 基本的算术运算符 179
6.3.2 位运算符 179
6.3.3 逻辑运算符 181
6.3.4 关系运算符 182
6.3.5 等式运算符 182
6.3.6 移位运算符 183
6.3.7 位拼接运算符 183
6.3.8 缩减运算符 184
6.3.9 优先级 184
6.3.10 关键字 185
6.4 赋值语句和块语句 185
6.4.1 赋值语句 185
6.4.2 块语句 186
6.5 条件语句 189
6.5.1 if-else语句 189
6.5.2 case语句 192
6.5.3 由于条件语句使用不当而产生意外的锁存器 195
6.6 循环语句 196
6.6.1 forever语句 196
6.6.2 repeat语句 196
6.6.3 while语句 197
6.6.4 for语句 198
6.7 结构说明语句 199
6.7.1 initial语句 199
6.7.2 always语句 200
6.7.3 task和function说明语句 201
6.8 系统函数和任务 205
6.8.1 系统任务$display和$write 205
6.8.2 系统任务$monitor 208
6.8.3 时间度量系统函数$time和$realtime 209
6.8.4 系统任务$finish 210
6.8.5 系统任务$stop 211
6.8.6 系统任务$readmemb和$readmemh 211
6.8.7 系统任务$random 212
6.9 编译预处理 213
6.9.1 宏定义`define 214
6.9.2 文件包含处理`include 215
6.9.3 时间尺度`timescale 217
6.9.4 条件编译命令`ifdef、`else、`endif 219
6.10 小结 220
第7章 Quartus Ⅱ的使用方法 221
7.1 Quartus Ⅱ介绍 221
7.2 Quartus Ⅱ安装 223
7.2.1 Quartus Ⅱ安装准备 223
7.2.2 Quartus Ⅱ软件安装 223
7.3 Quartus Ⅱ设计示例 227
附录 部分芯片资料及实验箱器件布局图 243
京公网安备 11010102004214号