0去购物车结算
购物车中还没有商品,赶紧选购吧!
当前位置: > 魂芯数字信号智能处理器系统与应用设计

相同语种的商品

浏览历史

魂芯数字信号智能处理器系统与应用设计


联系编辑
 
标题:
 
内容:
 
联系方式:
 
  
魂芯数字信号智能处理器系统与应用设计
  • 书号:9787030767592
    作者:朱家兵,黄光红,林广栋
  • 外文书名:
  • 装帧:平装
    开本:B5
  • 页数:255
    字数:320000
    语种:zh-Hans
  • 出版社:科学出版社
    出版时间:2024-01-01
  • 所属分类:
  • 定价: ¥158.00元
    售价: ¥124.82元
  • 图书介质:
    纸质书

  • 购买数量: 件  可供
  • 商品总价:

相同系列
全选

内容介绍

样章试读

用户评论

全部咨询

随着半导体工艺加工技术的快速发展,处理器已从单核发展到多核,计算性能获得很大的提升,使其在雷达、通信、导航、遥感、图像处理、生物医学、自动控制等领域得到了广泛应用。本书介绍在国家核高基重大专项的支持下,由中国电子科技集团公司自主研制的一款多核高性能智能处理器BWDSP100,该处理器集成了4 个内核,提供峰值算力达到72GFLOPS,为实时计算提供高效和可靠的硬件算力,也为电子装备和信息系统智能化提供了坚实基础。本书重点介绍了魂芯数字信号智能处理器BWDSP100 的基本工作原理,包括处理器结构、存储器组织、中断服务、外设接口、数据传输、系统调试、板级设计、软件设计等。此外,也详细介绍了魂芯数字信号智能处理器的程序设计和系统应用设计,对设计中需要注意的问题进行了详细的说明。
样章试读
  • 暂时还没有任何用户评论
总计 0 个记录,共 1 页。 第一页 上一页 下一页 最末页

全部咨询(共0条问答)

  • 暂时还没有任何用户咨询内容
总计 0 个记录,共 1 页。 第一页 上一页 下一页 最末页
用户名: 匿名用户
E-mail:
咨询内容:

目录

  • 目录
    前言
    第1章 魂芯数字信号智能处理器简介1
    1.1 魂芯数字信号智能处理器概述1
    1.1.1流水线简介2
    1.1.2数据格式3
    1.2 BWDSP100的组织结构4
    1.2.1运算部件4
    1.2.2程序控制器5
    1.2.3地址发生器6
    1.2.4内部存储器7
    1.2.5外设7
    1.3 BWDSP100开发简介9
    1.3.1多处理器耦合9
    1.3.2BWDSP100时钟域介绍13
    1.3.3FLASH编程14
    1.3.4引导14
    1.3.5工作模式21
    第2章 存储空间定义及寄存器23
    2.1 存储空间定义23
    2.2 寄存器24
    2.2.1全局控制寄存器24
    2.2.2内核执行单元控制与标志寄存器25
    2.2.3DMA控制寄存器37
    2.2.4中断控制寄存器52
    2.2.5定时器控制寄存器64
    2.2.6通用I/O控制寄存器65
    2.2.7并口配置寄存器70
    2.2.8UART控制寄存器71
    2.2.9DDR2控制器的配置寄存器73
    2.2.10数据存储器读写冲突标志寄存器116
    第3章 中断及异常118
    3.1 中断向量表118
    3.2 中断类型120
    3.3 内部中断120
    3.3.1定时器中断120
    3.3.2DMA中断121
    3.3.3串口中断121
    3.3.4软件中断122
    3.4 外部中断122
    3.5 中断控制寄存器122
    3.5.1中断锁存寄存器122
    3.5.2中断屏蔽寄存器123
    3.5.3中断指针屏蔽寄存器123
    3.6 中断服务123
    3.7 中断返回125
    3.8 异常125
    第4章 链路口128
    4.1 综述128
    4.1.1链路结构128
    4.1.2链路I/O引脚128
    4.1.3发送和接收数据129
    4.2 链路口通信协议130
    4.2.1链路口传输协议130
    4.2.2并串转换电路131
    4.2.3串并转换电路132
    4.3 错误检测机制133
    4.3.1发送端错误检测133
    4.3.2接收端错误检测133
    4.4 链路口DMA控制寄存器组134
    第5章 并口135
    第6章 DDR2接口139
    6.1 DDR2控制器介绍139
    6.1.1典型的DDR2SDRAM接口信号139
    6.1.2DDR2SDRAM地址映射139
    6.1.3DDR2SDRAM接口命令141
    6.1.4DDR2控制器功能和结构概述142
    6.1.5DDR2控制器的初始化操作143
    6.1.6配置功能模块144
    6.1.7主机功能模块145
    6.2 PHY146
    6.2.1PHY的结构与连接示意图146
    6.2.2PHY与SDRAM的连接管脚列表148
    6.2.3PHY的读写时序149
    6.3 DDR2配置举例152
    第7章 UART159
    7.1 概述159
    7.2 UART接口信号定义159
    7.3 波特率160
    7.4 发送过程160
    7.5 接收过程161
    7.6 UART状态与异常处理162
    第8章 定时器163
    8.1 复位定时器和使能计数163
    8.2 定时器计数164
    8.3 定时器时钟源选择164
    8.4 定时器脉冲产生165
    8.5 定时器控制寄存器设置有关事项165
    8.6 定时器的输出引脚166
    第9章 GPIO167
    9.1 概述167
    9.2 GPIO功能说明167
    第10章 DMA168
    10.1 概述168
    10.2 链路口DMA169
    10.2.1Link口的发送端DMA控制器169
    10.2.2Link口的接收端DMA控制器172
    10.3 DDR2的DMA173
    10.4 并口DMA175
    10.5 飞越传输DMA178
    10.5.1飞越传输模式一179
    10.5.2飞越传输模式二181
    10.6 DMA总线仲裁183
    第11章 调试功能185
    11.1 概述185
    11.2 DSP调试系统的JTAG引脚185
    11.3 DSP的功能模式186
    11.4 DSP在线调试资源187
    11.4.1硬件断点187
    11.4.2观察点187
    11.4.3单步调试187
    11.5 DSP在线调试逻辑的级联与并发调试188
    11.6 DSP在线调试逻辑的接口电路与JTAG信号同步188
    第12章 ECS使用191
    12.1 主要菜单191
    12.1.1文件菜单191
    12.1.2编辑菜单192
    12.1.3视图菜单194
    12.1.4工程管理菜单194
    12.1.5寄存器管理菜单195
    12.1.6内存管理菜单196
    12.1.7调试模式设置菜单196
    12.1.8调试菜单199
    12.1.9设置菜单200
    12.1.10工具菜单203
    12.1.11帮助菜单204
    12.2 主要工具栏204
    12.2.1文件工具栏204
    12.2.2编辑工具栏204
    12.2.3工程工具栏205
    12.2.4编译工具栏205
    12.2.5调试工具栏206
    12.3 主要窗口206
    12.3.1主窗口206
    12.3.2工程管理窗口208
    12.3.3编辑窗口208
    12.3.4输入输出窗口209
    12.3.5寄存器窗口210
    12.3.6内存窗口212
    12.3.7设置窗口214
    12.3.8性能统计窗口215
    12.4 开发步骤216
    12.4.1安装216
    12.4.2运行216
    12.4.3新建工程216
    12.4.4编译218
    12.4.5调试219
    12.4.6参数设置224
    12.4.7性能统计224
    12.5 应用程序编写举例225
    12.6 运行环境229
    12.6.1硬件设备229
    12.6.2支持软件230
    12.6.3安装与初始化230
    第13章 BWDSP100封装与引脚定义232
    13.1 处理器封装信息232
    13.1.1产品命名信息232
    13.1.2封装信息232
    13.2 引脚定义234
    附录 英文缩写解释列表242
帮助中心
公司简介
联系我们
常见问题
新手上路
发票制度
积分说明
购物指南
配送方式
配送时间及费用
配送查询说明
配送范围
快递查询
售后服务
退换货说明
退换货流程
投诉或建议
版权声明
经营资质
营业执照
出版社经营许可证