0去购物车结算
购物车中还没有商品，赶紧选购吧！
当前位置: 本科教材 > 经济学 > 0210 金融学（含∶保险学） > EDA技术实用教程——Verilog HDL版 （第四版）

销售排行榜

浏览历史

EDA技术实用教程——Verilog HDL版 （第四版）


联系编辑
 
标题：
 
内容：
 
联系方式：
 
  
EDA技术实用教程——Verilog HDL版 （第四版）
  • 书号：9787030278531
    作者：潘松,潘明,黄继业
  • 外文书名：
  • 装帧：
    开本：
  • 页数：420
    字数：596
    语种：
  • 出版社：科学出版社
    出版时间：
  • 所属分类：0210 金融学（含∶保险学）
  • 定价： ￥39.00元
    售价： ￥30.81元
  • 图书介质:

  • 购买数量： 件  缺货，请选择其他介质图书！
  • 商品总价：

相同系列
全选

内容介绍

样章试读

用户评论

全部咨询

本书根据课堂教学和实验操作的要求，以提高实际工程设计能力为目的，深入浅出地对EDA技术、Verilog HDL硬件描述语言、FPGA开发应用及相关知识作了系统和完整的介绍，读者通过学习本书并完成推荐的实验，能初步了解和掌握EDA的基本内容及实用技术。
全书包括EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理、以情景导向形式和实例为主的方法介绍的多种不同的设计输入方法、对Verilog的设计优化以及基于EDA技术的典型设计项目。各章都安排了习题和针对性较强的实验与设计项目。书中列举的大部分Verilog设计实例和实验示例实现的EDA工具平台是Quartus Ⅱ9.0，硬件平台是Cyclone Ⅲ系列FPGA，并在EDA实验系统上通过了硬件测试。
本书可作为高等院校电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等学科的本科生或研究生的电子设计、EDA技术和Verilog HDL硬件描述语言的教材及实验指导书，同时也可作为相关专业技术人员的自学参考书。
样章试读
  • 暂时还没有任何用户评论
总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页

全部咨询(共0条问答)

  • 暂时还没有任何用户咨询内容
总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页
用户名： 匿名用户
E-mail：
咨询内容：

目录

  • 第1章 EDA技术概述
    1.1 EDA技术及其发展
    1.2 EDA技术实现目标
    1.3 硬件描述语言Verilog HDL
    1.4 其他常用HDL
    1.5 HDL综合
    1.6 自顶向下的设计技术
    1.7 EDA技术的优势
    1.8 EDA设计流程
    1.8.1 设计输入(原理图/HDL文本编辑)
    1.8.2 综合
    1.8.3 适配
    1.8.4 时序仿真与功能仿真
    1.8.5 编程下载
    1.8.6 硬件测试
    1.9 ASIC及其设计流程
    1.9.1 ASIC设计简介
    1.9.2 ASIC设计一般流程简述
    1.10 常用EDA工具
    1.10.1 设计输入编辑器
    1.10.2 HDL综合器
    1.10.3 仿真器
    1.10.4 适配器
    1.10.5 下载器
    1.11 Quartus Ⅱ概述
    1.12 IP核
    1.13 EDA技术发展趋势管窥
    习题
    第2章 FPGA与CPLD的结构原理
    2.1 PLD概述
    2.1.1 PLD的发展历程
    2.1.2 PLD分类
    2.2 简单PLD结构原理
    2.2.1 逻辑元件符号表示
    2.2.2 PROM结构原理
    2.2.3 PLA结构原理
    2.2.4 PAL结构原理
    2.2.5 GAL结构原理
    2.3 CPLD的结构原理
    2.4 FPGA的结构原理
    2.4.1 查找表逻辑结构
    2.4.2 Cyclone Ⅲ系列器件的结构原理
    2.5 硬件测试
    2.5.1 内部逻辑测试
    2.5.2 JTAG边界扫描
    2.5.3 嵌入式逻辑分析仪
    2.6 大规模PLD产品概述
    2.6.1 Lattice公司的PLD器件
    2.6.2 Xilinx公司的PLD器件
    2.6.3 Altera公司的PLD器件
    2.6.4 Actel公司的PLD器件
    2.6.5 Altera的FPGA配置方式
    2.7 CPLD/FPGA的编程与配置
    2.7.1 CPLD在系统编程
    2.7.2 FPGA配置方式
    2.7.3 FPGA专用配置器件
    2.7.4 使用单片机配置FPGA
    2.7.5 使用CPLD配置FPGA
    习题
    第3章 Verilog设计入门
    3.1 组合电路的Verilog描述
    3.1.1 2选1多路选择器及其Verilog描述
    3.1.2 4选1多路选择器及其case语句表述方式
    3.1.3 4选1多路选择器及其数据流描述方式
    3.1.4 4选1多路选择器及其if语句描述方式
    3.1.5 加法器及其Verilog描述
    3.2 时序模块及其Verilog表述
    3.2.1 边沿触发型触发器及其Verilog表述
    3.2.2 电平触发型锁存器及其Verilog表述
    3.2.3 含异步复位/时钟使能型触发器及其Verilog表述
    3.2.4 同步复位型触发器及其Verilog表述
    3.2.5 异步复位型锁存器及其Verilog表述
    3.2.6 Verilog的时钟过程表述的特点和规律
    3.2.7 异步时序模块的Verilog表述
    3.3 二进制计数器及其Verilog设计
    3.3.1 4位二进制计数器及其Verilog表述
    3.3.2 功能更全面的计数器设计
    习题
    第4章 EDA工具应用初步
    4.1 硬件逻辑电路的一般设计和测试流程
    4.1.1 编辑和输入设计文件
    4.1.2 创建工程
    4.1.3 全程编译前约束项目设置
    4.1.4 全程综合与编译
    4.1.5 仿真测试
    4.1.6 RTL图观察器应用
    4.2 引脚锁定与硬件测试
    4.2.1 引脚锁定
    4.2.2 编译文件下载
    4.2.3 AS直接编程模式
    4.2.4 JTAG间接编程模式
    4.2.5 USB-Blaster编程配置器件使用方法
    4.2.6 图形方式设置引脚锁定
    4.2.7 利用引脚属性定义方式锁定引脚
    4.3 嵌入式逻辑分析仪使用方法
    4.4 编辑SignalTap Ⅱ的触发信号
    4.5 原理图编辑输入设计流程
    4.5.1 基于原理图的层次化设计流程
    4.5.2 应用宏模块设计频率计
    4.5.3 宏模块逻辑功能查询
    4.6 keep属性应用
    4.7 SignalProbe使用方法
    4.8 Settings设置
    4.9 Fitter Settings项设置
    4.10 HDL版本设置及Analysis & Synthesis功能
    4.11 功能块Chip Planner应用
    4.11.1 Chip Planner应用流程说明
    4.11.2 Chip Planner说明
    4.11.3 利用Change Manager检测底层逻辑
    4.12 Synplify的应用及接口方法
    4.12.1 Synplify使用流程
    4.12.2 Synplify与Quartus Ⅱ接口
    习题
    实验与设计
    4-1 计数器设计实验
    4-2 多路选择器设计实验
    4-3 8位全加器设计实验
    4-4 原理图输入法设计频率计
    4-5 十六进制7段数码显示译码器设计
    4-6 数码扫描显示电路设计
    第5章 Verilog设计深入
    5.1 过程中的两类赋值语句
    5.1.1 阻塞式赋值
    5.1.2 非阻塞式赋值
    5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点
    5.2 过程结构总结
    5.3 移位寄存器设计
    5.3.1 含同步预置功能的移位寄存器设计
    5.3.2 模式可控的移位寄存器设计
    5.3.3 使用移位操作符设计移位寄存器
    5.4 乘法器设计及相关语句应用
    5.4.1 参数定义关键词parameter
    5.4.2 整数型寄存器类型定义
    5.4.3 for语句用法
    5.4.4 repeat语句用法
    5.4.5 while语句用法
    5.4.6 Verilog循环语句的特点
    5.5 if语句一般用法
    5.6 三态与双向端口设计
    5.6.1 三态控制电路设计
    5.6.2 双向端口设计
    5.6.3 三态总线控制电路设计
    5.7 模可控计数器设计
    5.7.1 同步加载模型设计
    5.7.2 异步加载模型设计
    5.7.3 异步清0加载模型设计
    5.7.4 同步清0加载模型设计
    5.8 半整数与奇数分频电路设计
    5.9 Verilog的描述风格
    5.9.1 RTL描述
    5.9.2 行为描述
    5.9.3 数据流描述
    5.9.4 结构描述
    习题
    实验与设计
    5-1 半整数与奇数分频器设计
    5-2 模可控计数器设计
    5-3 VGA彩条信号显示控制电路设计
    5-4 移位相加型8位硬件乘法器设计
    5-5 移位寄存器设计
    5-6 串行静态显示控制电路设计
    第6章 EDA工具应用深入
    6.1 LPM计数器模块调用
    6.1.1 计数器LPM模块文本文件的调用
    6.1.2 LPM计数器程序与参数传递语句
    6.1.3 创建工程与仿真测试
    6.2 流水线乘法累加器设计
    6.2.1 LPM加法器模块设置
    6.2.2 LPM乘法器模块设置
    6.2.3 仿真乘法累加器
    6.2.4 乘法器的Verilog文本表述和相关属性设置
    6.3 LPM_RAM模块的设置
    6.3.1 初始化文件生成
    6.3.2 LPM_RAM设置和调用
    6.3.3 测试LPM_RAM
    6.3.4 存储器的Verilog文本描述及相关属性应用
    6.4 LPM_ROM的定制和使用示例
    6.4.1 LPM_ROM定制和测试
    6.4.2 LPM存储器模块取代设置
    6.4.3 正弦信号发生器设计
    6.4.4 硬件实现和测试
    6.5 在系统存储器数据读写编辑器应用
    6.6 FIFO定制
    6.7 嵌入式锁相环ALTPLL调用
    6.7.1 嵌入式锁相环参数设置
    6.7.2 锁相环调用和测试的注意事项
    6.8 数控振荡器核使用方法
    6.9 FIR核使用方法
    6.10 单片机IP核应用
    6.11 DDS实现原理与应用
    6.11.1 DDS原理
    6.11.2 DDS信号发生器设计
    习题
    实验与设计
    6-1 查表式硬件运算器设计
    6-2 正弦信号发生器设计
    6-3 8位数码显示频率计设计
    6-4 简易逻辑分析仪设计
    6-5 DDS正弦信号发生器设计
    6-6 移相信号发生器设计
    6-7 4×4阵列键盘键信号检测电路设计
    6-8 VGA简单图像显示控制模块设计
    6-9 8051单片机IP核SOC片上系统设计实验
    6-10 基于8051核的数字温度器件DS18B20测控电路设计
    第7章 系统设计优化
    7.1 资源优化
    7.1.1 资源共享
    7.1.2 逻辑优化
    7.1.3 串行化
    7.2 速度优化
    7.2.1 流水线设计
    7.2.2 寄存器配平
    7.2.3 关键路径法
    7.2.4 乒乓操作法
    7.2.5 加法树法
    7.3 优化设置与分析
    7.3.1 增量布局布线控制
    7.3.2 检查设计可靠性
    7.3.3 时序设置与分析
    7.3.4 查看时序分析结果
    7.3.5 适配优化设置
    7.3.6 LogicLock优化技术
    习题
    实验与设计
    7-1 SPWM脉宽调制控制系统设计
    7-2 基于DES数据加密标准的加解密系统设计
    7-3 采用流水线技术设计高速数字相关器
    7-4 线性反馈移位寄存器设计
    7-5 步进电机细分控制电路设计
    7-6 基于FT245BM的USB通信控制模块设计
    7-7 直流电机综合测控系统设计
    7-8 VGA动画图像显示控制电路设计
    7-9 AM幅度调制信号发生器设计
    第8章 有限状态机设计技术
    8.1 Verilog状态机的一般形式
    8.1.1 状态机的特点与优势
    8.1.2 状态机的一般结构
    8.1.3 初始控制与表述
    8.2 Moore型状态机及其设计
    8.2.1 多过程结构型状态机
    8.2.2 序列检测器及其状态机设计
    8.3 Mealy型状态机设计
    8.4 SystemVerilog的枚举类型应用
    8.5 状态机图形编辑设计
    8.6 不同编码类型状态机
    8.6.1 直接输出型编码
    8.6.2 用宏定义语句定义状态编码
    8.6.3 宏定义命令语句
    8.6.4 顺序编码
    8.6.5 一位热码编码
    8.6.6 状态编码设置
    8.7 安全状态机设计
    8.7.1 状态导引法
    8.7.2 状态编码监测法
    8.7.3 借助EDA工具自动生成安全状态机
    8.8 硬件数字技术排除毛刺
    8.8.1 延时方式去毛刺
    8.8.2 逻辑方式去毛刺
    8.8.3 定时方式去毛刺
    习题
    实验与设计
    8-1 序列检测器设计
    8-2 ADC采样控制电路设计
    8-3 数据采集模块设计
    8-4 五功能智能逻辑笔设计
    8-5 比较器加DAC器件实现ADC转换功能电路设计
    8-6 通用异步收发器UART设计
    8-7 点阵型与字符型液晶显示器驱动控制电路设计
    8-8 串行ADC/DAC控制电路设计
    8-9 硬件消抖动电路设计
    8-10 数字彩色液晶显示控制电路设计
    8-11 状态机控制串/并转换8数码静态显示
    8-12 基于CPLD的FPGA PS模式编程配置控制电路设计
    第9章 Verilog语言规则
    9.1 文字规则
    9.2 数据类型
    9.2.1 net网线类型
    9.2.2 register寄存器类型
    9.2.3 存储器类型
    9.3 操作符
    9.4 基本语句
    9.4.1 initial过程语句
    9.4.2 forever循环语句
    9.4.3 编译指示语句
    9.4.4 任务和函数语句
    9.5 用库元件实现结构描述
    习题
    实验与设计
    9-1 乐曲硬件演奏电路设计
    9-2 等精度频率/脉宽/占空比/相位多功能测试仪设计
    9-3 正交幅度调制与解调系统实现
    9-4 基于UART串口控制的模型电子琴设计
    9-5 基于M9K RAM型LPM移位寄存器设计
    9-6 单片全数字型DDS函数信号发生器综合设计实验
    9-7 乒乓球游戏电路设计
    9-8 PS2键盘控制模型电子琴电路设计
    9-9 GPS应用的通信电路设计
    第10章 Verilog行为仿真
    10.1 Verilog行为仿真流程
    10.2 ModelSim应用向导
    10.3 Verilog系统任务和预编译语句
    10.3.1 系统任务、系统函数
    10.3.2 预编译语句
    10.4 基本元件与用户自定义元件(UDP)
    10.4.1 基本元件及其用法
    10.4.2 用户自定义元件(UDP)
    10.5 延时模型
    10.5.1 #延时
    10.5.2 门延时
    10.5.3 延时说明块
    10.6 其他仿真语句
    10.6.1 initial语句
    10.6.2 fork-join块语句
    10.6.3 wait语句
    10.6.4 force、release语句
    10.6.5 deassign语句
    10.7 仿真激励信号的产生
    10.8 Verilog测试基准
    10.9 Verilog数字系统仿真
    习题
    实验与设计
    10-1 在ModelSim上进行4位计数器仿真
    10-2 在ModelSim上进行16位累加器设计仿真
    第11章 SOPC系统开发技术
    11.1 32位Nios Ⅱ嵌入式核
    11.1.1 Nios Ⅱ结构
    11.1.2 Nios Ⅱ系统的优势
    11.2 SOPC系统设计流程
    11.2.1 Nios Ⅱ系统设计流程
    11.2.2 Avalon总线外设
    11.2.3 DMA结构
    11.2.4 自定制指令
    11.3 SOPC系统设计示例
    11.3.1 Nios Ⅱ硬件系统设计流程
    11.3.2 Nios Ⅱ软件设计流程
    11.4 SOPC系统接口设计
    11.4.1 用户自定义组件设计
    11.4.2 用户自定义指令设计
    11.4.3 IDE Flash编程下载
    11.5 SOPC系统综合设计
    实验与设计
    11-1 多功能数字钟
    11-2 彩色液晶显示控制电路设计
    11-3 基于Nios Ⅱ的直流电机控制
    11-4 自定制硬件乘法器
    11-5 乐曲演播控制
    11-6 基于UART的I2C总线传输
    11-7 基于Nios Ⅱ的等进度频率计程序设计
    附录 EDA开发系统使用简介
    1.1 KX-7C5E+型EDA/SOPC系统
    1.2 KX-DN5/7系列EDA/SOPC系统
    1.3 EDA/SOPC设计实验标准扩展模块
    1.4 MIF 文件生成器使用方法
    主要参考文献
帮助中心
公司简介
联系我们
常见问题
新手上路
发票制度
积分说明
购物指南
配送方式
配送时间及费用
配送查询说明
配送范围
快递查询
售后服务
退换货说明
退换货流程
投诉或建议
版权声明
经营资质
营业执照
出版社经营许可证

中国科技出版传媒股份有限公司　版权所有

本平台为互联网非涉密平台，严禁处理、传输国家秘密。

　

京ICP备14028887号-5　 京ICP证150976号 京公网安备 11010102004214号

北京东黄城根北街16号 邮编：100717 Email:webmaster@mail.sciencep.com