本书重点讲述计算机单处理器系统的组成和工作原理，在此基础上扩展讲述并行体系结构。本书共12章，主要内容包括计算机系统概述、运算方法和运算器、存储系统、指令系统、中央处理器、总线系统、外围设备、输入/输出系统、并行组织与结构、量子计算机、课程教学实验设计和课程综合设计。
本书配套试题解析、微课视频、多媒体演示动画、教学课件、实验设计、课程综合设计等教学资源，形成“理论、实验、设计”三个过程相统一的立体化教学体系。
样章试读
目录
- 目录
第1章 计算机系统概述 1
1.1 计算机的分类 1
1.2 计算机的发展简史 2
1.2.1 计算机的五代变化 2
1.2.2 半导体存储器的发展 3
1.2.3 微处理器的发展 4
1.2.4 国产处理器技术的发展历程 4
1.3 计算机的硬件 5
1.3.1 硬件组成要素 5
1.3.2 运算器 7
1.3.3 存储器 7
1.3.4 控制器 8
1.3.5 适配器与输入/输出设备 11
1.4 计算机的软件 11
1.4.1 软件的组成与分类 11
1.4.2 软件的发展演变 12
1.5 计算机系统性能评价 14
1.5.1 计算机的性能指标 14
1.5.2 计算机系统的测试基准 15
1.6 计算机系统的层次结构 16
1.6.1 冯诺依曼体系结构 16
1.6.2 哈佛结构和改进的哈佛结构 17
1.6.3 非诺依曼化 18
1.6.4 多级组成的计算机系统 18
1.6.5 软件与硬件的逻辑等价性 19
1.6.6 计算机系统结构、计算机组成
与计算机实现 20
本章小结 20
习题 21
第2章 运算方法和运算器 22
2.1 数据与文字的表示方法 22
2.1.1 数据格式 23
2.1.2 数的机器码表示 24
2.1.3 字符与字符串的表示方法 30
2.1.4 汉字的表示和编码 32
2.1.5 校验码 33
2.2 定点加法、减法运算 34
2.2.1 补码加法 34
2.2.2 补码减法 36
2.2.3 溢出概念与检测方法 37
2.2.4 行波进位二进制加/减法器 38
2.2.5 单级分组先行进位加法器 40
2.2.6 多级分组先行进位加法器 42
2.3 定点乘法运算 43
2.4 定点除法运算 48
2.4.1 原码除法算法原理 48
2.4.2 并行除法器 50
2.5 定点运算器的组成 54
2.5.1 逻辑运算 54
2.5.2 多功能算术/逻辑运算单元 56
2.5.3 内部总线 60
2.5.4 定点运算器的基本结构 60
2.6 浮点运算方法和浮点运算器 62
2.6.1 浮点加法、减法运算 62
2.6.2 浮点乘法、除法运算 66
本章小结 68
习题 68
第3章 存储系统 70
3.1 存储系统概述 70
3.1.1 存储系统的层次结构 70
3.1.2 存储器的分类 71
3.1.3 存储器的编址和端模式 72
3.1.4 存储器的技术指标 73
3.2 静态随机存取存储器 74
3.2.1 基本的静态存储元阵列 74
3.2.2 基本的SRAM逻辑结构 74
3.2.3 SRAM读/写时序 75
3.2.4 存储器容量的扩充 76
3.3 动态随机存取存储器 78
3.3.1 DRAM存储元的工作原理 78
3.3.2 DRAM芯片的逻辑结构 78
3.3.3 DRAM读/写时序 79
3.3.4 DRAM的刷新操作 79
3.3.5 突发传输模式 80
3.3.6 同步DRAM（SDRAM） 80
3.3.7 双倍数据率SDRAM（DDR SDRAM） 84
3.3.8 DRAM读/写校验 85
3.3.9 CDRAM 85
3.4 只读存储器 88
3.4.1 只读存储器概述 88
3.4.2 NOR闪存 89
3.5 并行存储器 93
3.5.1 双端口存储器 94
3.5.2 多模块交叉存储器 96
3.6 cache存储器 100
3.6.1 cache基本原理 100
3.6.2 主存与cache的地址映射 102
3.6.3 cache的替换策略 108
3.6.4 cache的写操作策略 109
3.6.5 使用多级cache减少缺失损失 109
3.7 虚拟存储器 110
3.7.1 虚拟存储器的基本概念 110
3.7.2 页式虚拟存储器 112
3.7.3 段式虚拟存储器和段页式虚拟存储器 115
3.7.4 虚存的替换算法 117
3.7.5 存储管理部件 118
3.8 鲲鹏920 处理器的内存储系统 118
3.8.1 鲲鹏存储系统的层次结构 118
3.8.2 鲲鹏920 处理器片上系统的主存系统 119
3.8.3 鲲鹏920 处理器片上系统的地址映射与变换 120
本章小结 121
习题 122
第4章 指令系统 125
4.1 指令系统的发展与性能要求 125
4.1.1 指令系统的发展 125
4.1.2 指令系统的性能要求 126
4.1.3 低级语言与硬件结构的关系 126
4.2 指令格式 127
4.2.1 操作码 127
4.2.2 地址码 128
4.2.3 指令字长度 129
4.2.4 指令助记符 130
4.2.5 指令格式举例 131
4.3 指令和数据的寻址方式 133
4.3.1 指令的寻址方式 134
4.3.2 操作数基本寻址方式 134
4.3.3 寻址方式举例 138
4.4 典型指令 141
4.4.1 指令的分类 141
4.4.2 RISC指令系统 142
4.5 ARM 汇编语言 144
本章小结 146
习题 147
第5章 中央处理器 149
5.1 CPU的功能和组成 149
5.1.1 CPU的功能 149
5.1.2 CPU的基本组成 150
5.1.3 CPU中的主要寄存器 151
5.1.4 操作控制器与时序发生器 152
5.2 指令周期 152
5.2.1 指令周期的基本概念 152
5.2.2 NOT指令的指令周期 154
5.2.3 LAD指令的指令周期 156
5.2.4 ADD指令的指令周期 157
5.2.5 STO指令的指令周期 158
5.2.6 JMP指令的指令周期 159
5.2.7 用方框图语言表示指令周期 161
5.3 时序发生器和控制方式 163
5.3.1 时序信号的作用和体制 163
5.3.2 时序信号发生器 164
5.3.3 控制方式 166
5.4 微程序控制器 167
5.4.1 微程序控制原理 167
5.4.2 微程序设计技术 173
5.5 硬布线控制器 177
5.6 流水线技术与流水处理器 181
5.6.1 流水线原理 181
5.6.2 流水线的应用 186
5.6.3 指令流水线设计中的若干问题 189
5.6.4 动态流水线调度 192
5.7 RISC处理器 194
5.7.1 RISC机器的特点 194
5.7.2 华为鲲鹏处理器 195
本章小结 200
习题 201
第6章 总线系统 203
6.1 总线的概念和结构形态 203
6.1.1 总线的基本概念 203
6.1.2 总线的连接方式 205
6.1.3 总线的内部结构 206
6.2 总线接口 208
6.2.1 信息传送方式 208
6.2.2 总线接口的基本概念 210
6.3 总线仲裁 211
6.3.1 集中式仲裁 212
6.3.2 分布式仲裁 213
6.4 总线的定时和数据传送模式 214
6.4.1 总线的定时 214
6.4.2 总线数据传送模式 217
6.5 PCI 总线和PCIe总线 218
6.5.1 主板总线的多总线结构 218
6.5.2 PCI总线信号 219
6.5.3 PCI总线周期类型 220
6.5.4 PCI总线周期操作 221
6.5.5 PCI总线仲裁 222
6.5.6 PCIe总线 223
6.6 鲲鹏处理器的总线与互联 225
6.6.1 鲲鹏920系统的部件互联 225
6.6.2 鲲鹏多芯片系统 228
本章小结 228
习题 229
第7章 外围设备 231
7.1 外围设备概述 231
7.1.1 外围设备的一般功能 231
7.1.2 外围设备的分类 232
7.2 硬盘存储设备 233
7.2.1 磁记录原理 233
7.2.2 磁盘的组成和分类 235
7.2.3 磁盘驱动器和控制器 236
7.2.4 磁盘上信息的分布 237
7.2.5 磁盘存储器的技术指标 238
7.2.6 磁盘cache 240
7.2.7 磁盘阵列RAID 241
7.2.8 固态盘 242
7.3 光盘和磁光盘存储设备 244
7.3.1 光盘存储设备 244
7.3.2 磁光盘存储设备 246
7.4 显示设备 247
7.4.1 显示设备的分类与有关概念 247
7.4.2 字符/图形显示器 248
7.4.3 图像显示设备 249
7.5 输入设备和打印设备 251
7.5.1 输入设备 251
7.5.2 打印设备 252
本章小结 253
习题 254
第8章 输入/输出系统 256
8.1 CPU与外设之间的信息交换方式 256
8.1.1 输入/输出接口与端口 256
8.1.2 输入/输出操作的一般过程 257
8.1.3 I/O 接口与外设间的数据传送方式 258
8.1.4 CPU与I/O接口之间的数据传送 258
8.2 程序查询方式 261
8.3 程序中断方式 263
8.3.1 异常和中断的基本概念 263
8.3.2 中断服务程序入口地址的获取 266
8.3.3 程序中断方式的基本I/O接口 267
8.3.4 单级中断 268
8.3.5 多级中断 270
8.3.6 ARMv8-A架构的异常与中断 273
8.4 DMA方式 275
8.4.1 DMA的基本概念 275
8.4.2 DMA传送方式 276
8.4.3 基本的DMA控制器 278
8.4.4 选择型和多路型DMA 控制器 280
8.5 鲲鹏920处理器片上系统的设备与输入输出子系统 283
8.5.1 鲲鹏920 处理器片上系统的片上设备类型 283
8.5.2 虚拟PCIe总线 284
8.5.3 鲲鹏920 处理器片上系统的网络子系统 285
8.5.4 鲲鹏920 处理器片上系统的外存储子系统 286
8.6 I/O系统设计 288
本章小结 289
习题 290
第9章 并行组织与结构 292
9.1 体系结构中的并行性 292
9.1.1 并行性的概念 292
9.1.2 提高并行性的技术途径 293
9.1.3 单处理器系统中的并行性 293
9.1.4 多处理器系统中的并行性 294
9.1.5 并行处理器的体系结构类型 294
9.1.6 并行处理器的组织和结构 295
9.2 多线程与超线程处理器 298
9.2.1 从指令级并行到线程级并行 298
9.2.2 同时多线程结构 299
9.2.3 超线程处理器结构 300
9.3 多处理器 302
9.3.1 多处理器系统的分类 302
9.3.2 SMP的基本概念 303
9.3.3 SMP的结构 303
9.4 多核处理器 304
9.4.1 多核处理器的优势 304
9.4.2 多核处理器的组织结构 306
9.4.3 多核系统的存储结构 309
9.4.4 多核处理器的核间通信与同步技术 315
9.4.5 多核处理器系统设计 317
9.5 多核处理器实例 320
9.5.1 ARM多核处理器 320
9.5.2 英特尔酷睿多核处理器 322
9.5.3 英特尔至强融核众核处理器 323
9.5.4 龙芯多核处理器 324
本章小结 327
习题 328
第10章 量子计算机 330
10.1 量子计算机概述 330
10.1.1 量子计算机的概念 330
10.1.2 量子计算机的优点与当前问题 331
10.1.3 量子计算机的研究简史 332
10.1.4 量子计算与量子通信 333
10.2 量子计算机的原理 334
10.2.1 量子比特 334
10.2.2 量子计算基本原理 335
10.2.3 量子计算机硬件 336
10.2.4 量子汇编程序 339
10.2.5 量子计算机技术举例 340
10.3 量子计算机应用与发展 343
10.3.1 应用示例：非结构化搜索 343
10.3.2 应用示例：密码破解 344
10.3.3 量子计算机的发展趋势 344
本章小结 345
习题 346
第11章 课程教学实验设计 348
11.1 TEC-8 和TEC-PLUS 实验系统平台 348
11.1.1 TEC-8 实验系统平台 348
11.1.2 TEC-PLUS 实验系统平台 349
11.2 TEC-PLUS 实验系统结构和操作 350
11.2.1 模型计算机时序信号 350
11.2.2 模型计算机组成 351
11.2.3 模型计算机的指令系统 354
11.2.4 开关、按钮、指示灯 354
11.2.5 E2PROM中微代码的修改 356
11.3 运算器组成实验 358
11.4 双端口存储器实验 363
11.5 数据通路实验 367
11.6 微程序控制器实验 372
11.7 CPU组成与机器指令的执行实验 378
11.8 中断原理实验 381
第12章 课程综合设计 385
12.1 硬布线控制器的常规CPU设计 385
12.2 含有阵列乘法器的ALU设计 390
12.3 兼容ARMv8指令集的硬布线
控制器CPU综合设计 392
附录 《计算机组成原理》（第七版）
配套教学资源 395
参考文献 397
京公网安备 11010102004214号