0去购物车结算
购物车中还没有商品，赶紧选购吧！
当前位置: > 金属-氧化物-半导体集成电路　金属-氧化物-半导体大规模集成电路的理论、设计、制造和在整体中的应用

销售排行榜

浏览历史

金属-氧化物-半导体集成电路　金属-氧化物-半导体大规模集成电路的理论、设计、制造和在整体中的应用


联系编辑
 
标题：
 
内容：
 
联系方式：
 
  
金属-氧化物-半导体集成电路　金属-氧化物-半导体大规模集成电路的理论、设计、制造和在整体中的应用
  • 书号：
    作者：
  • 外文书名：
  • 装帧：
    开本：
  • 页数：0
    字数：480000
    语种：
  • 出版社：科学出版社
    出版时间：
  • 所属分类：TN4 微电子学、集成电路（IC）
  • 定价： ￥2.10元
    售价： ￥1.66元
  • 图书介质:
    纸质书

  • 购买数量： 件  缺货，请选择其他介质图书！
  • 商品总价：

相同系列
全选

内容介绍

用户评论

全部咨询

内容简介
金属-氧化物-半导体（MOS）大规模集成电路，是近十年来发展起来的一种新技术．
本书以铝栅P沟道MOS工艺为重点，对这一技术进行了比较全面的介绍．内容包括：MOS技术的优缺点及应用情况（第一章）；MOS绝缘栅场效应晶体管的原理、工艺和版图设计（第二、三、八章）；MOS技术的电路设计、逻辑设计和整机设计（第四、五、六章）；半导体存贮器的基本概念（第七章）；MOS阵列的可靠性问题、测试问题和筛选方法（第九章）．
本书可供从事MOS技术的元件制造、电路设计以及整机设计和应用等方面的同志参考．也可供大专院校有关专业的师生和自学者参考．
  • 暂时还没有任何用户评论
总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页

全部咨询(共0条问答)

  • 暂时还没有任何用户咨询内容
总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页
用户名： 匿名用户
E-mail：
咨询内容：

目录

  • 译者前言
    原序
    第一章 MOS大规模集成电路技术
    1.1 引言
    1.2 MOS大规模集成电路的发展
    1.3 MOS大规模集成电路的优点
    1.3.1 经济上的优点
    1.3.2 性能方面的优点
    1.4 MOS大规模集成电路中存在的问题
    1.4.1 经济上的问题及其考虑
    1.4.2 性能方面的缺点
    1.4.3 商业管理的一些考虑
    1.5 其它MOS工艺
    1.6 MOS大规模集成电路的应用
    1.6.1 MOS大规模集成电路在现阶段的应用
    1.6.2 MOS大规模集成电路的新用途
    第二章 MOS器件的基本理论和特性
    2.1 引言
    2.2 半导体的基本理论
    2.2.1 简单的能带理论
    2.2.2 费米能级
    2.2.3 本征半导体
    2.2.4 本征载流子的产生
    2.2.5 掺杂半导体
    2.2.6 费米势与杂质浓度的关系
    2.2.7 载流子的迁移率和电导率
    2.2.8 P-N结
    2.2.9 耗尽层
    2.2.10 结电容
    2.2.11 二极管的伏-安特性
    2.2.12 雪崩击穿
    2.3 MOS晶体管的分析
    2.3.1 半导体表面层的性质
    2.3.2 MOS电容
    2.3.3 阈电压的定义
    2.3.4 MOS晶体管
    2.3.5 饱和
    2.3.6 小结
    2.4 器件的参量和特性
    2.4.1 MOS晶体管的简单直流模型
    2.4.2 MOS晶体管的漏特性曲线
    2.4.3 导电因子（k'）
    2.4.4 阈电压（VT）的特性
    2.4.5 MOS晶体管的小信号参量
    2.4.6 体效应
    2.4.7 MOS电容
    2.4.8 电容-电压（C-V）特性曲线
    2.4.9 寄生电容
    2.4.10 结电容
    2.4.11 结的漏电和击穿
    2.4.12 栅保护
    2.4.13 扩散电阻
    2.4.14 寄生晶体管
    2.4.15 MOS参量的测试方法
    符号说明
    第三章 MOS工艺
    3.1 引言
    3.2 基本的硅工艺技术
    3.2.1 硅材料，扩散和氧化
    3.2.2 光刻和腐蚀
    3.2.3 组装
    3.3 典型的P沟道MOS工艺
    3.3.1 在晶片上制造电路
    3.3.2 组装和测试
    3.4 MOS工艺的概述和比较
    3.4.1 N沟道工艺
    3.4.2 互补MOS工艺
    3.4.3 厚氧化层与薄氧化层P沟道的比较
    3.4.4 高阈电压工艺和低阈电压工艺
    3.4.5 离子注入技术
    3.4.6 硅栅工艺
    3.4.7 其它工艺
    第四章 MOS电路的设计理论
    4.1 引言
    4.2 基本的数字反相器
    4.2.1 用扩散区作负载电阻器
    4.2.2 用MOS作负载电阻器
    4.2.3 电压转移特性的解析表达式
    4.2.4 线性电阻负载
    4.2.5 饱和的MOS负载
    4.2.6 非饱和的MOS负载
    4.2.7 广义的电流方程式
    4.2.8 关于体效应的考虑
    4.2.9 MOS反相器电路的瞬态响应
    4.2.10 截止或上升时间
    4.2.11 导通或下降时间
    4.2.12 上升和下降时间
    4.3 反相器的设计举例
    4.3.1 输出反相器的设计
    4.3.2 输出反相器的负载器件
    4.3.3 输出反相器的输入器件
    4.3.4 输出反相器功率的考虑
    4.3.5 开漏的考虑
    4.3.6 内部反相器
    4.3.7 内部反相器的负载器件
    4.3.8 内部反相器的输入器件
    4.3.9 内部反相级的噪声考虑
    4.3.10 堆集式（串联）输入器件
    4.4 特殊电路的设计问题
    4.4.1 MOS与双极型电路的接口问题
    4.4.2 推挽驱动器
    4.4.3 无比电路
    第五章 MOS电路的逻辑设计
    5.1 引言
    5.2 静态逻辑电路
    5.2.1 静态逻辑单元
    5.2.2 静态存贮单元
    5.3 动态逻辑电路
    5.3.1 两相有比逻辑电路
    5.3.2 两相无比逻辑电路
    5.3.3 四相无比逻辑电路
    5.4 同步时序机
    5.4.1 设计过程举例
    5.4.2 设计分析
    5.5 初步设计转换成两相有比逻辑电路
    5.5.1 延迟单元的安排
    5.5.2 替换
    5.5.3 最小化
    5.6 初步设计转换成两相无比逻辑电路
    5.6.1 延迟单元的安排
    5.6.2 替换
    5.6.3 最小化
    5.7 初步设计转换成四相逻辑电路
    5.7.1 延迟单元的安排
    5.7.2 替换
    5.7.3 最小化
    5.7.4 转换步骤举例
    5.8 MOS大规模集成电路的测试问题
    5.8.1 不能测出的失效问题
    5.8.2 缩短测试程序
    5.8.3 对测试端点的限制
    5.8.4 测试仪与芯片同步的问题
    第六章 用MOS阵列进行系统设计
    6.1 引言
    6.2 整机厂与器件厂之间的承接关系
    6.2.1 系统的性能指标
    6.2.2 系统的算法
    6.2.3 系统的方框图
    6.2.4 系统的初步逻辑图（或逻辑方程）
    6.2.5 按芯片划分了的初步逻辑图
    6.2.6 MOS逻辑图
    6.2.7 芯片的技术指标
    6.2.8 芯片的工艺复合图
    6.2.9 芯片的掩模版图或掩模母版
    6.3 系统划分的考虑
    6.3.1 系统划分的目的
    6.3.2 系统划分所受到的限制
    6.3.3 系统划分的规则
    6.3.4 规则1——减少芯片的数目
    6.3.5 规则2——减少芯片的种类
    6.3.6 规则3——降低测试的要求
    6.3.7 规则4——减少芯片之间的连线数
    6.3.8 规则5——降低封装的成本
    6.3.9 各规则之间的协调工作
    6.3.10 芯片面积的估算
    6.4 系统设计的考虑
    6.4.1 现有的系统
    6.4.2 系统逻辑的分析
    6.4.3 逻辑图转换成MOS逻辑电路
    6.4.4 系统逻辑图的划分
    6.4.5 核算
    6.4.6 新系统
    6.4.7 系统的特点
    6.4.8 处理的方案
    6.4.9 详细的逻辑图
    6.4.10 系统的划分技术
    6.5 逻辑模拟
    6.5.1 硬件模拟方法
    6.5.2 计算机软件模拟方法
    6.6 MOS阵列的测试
    6.6.1 测试图形的产生
    6.6.2 采用计算机辅助来产生测试图形
    6.6.3 采用手工方法产生测试图形
    6.6.4 生产用的测试设备
    第七章 MOS存贮器
    7.1 引言
    7.2 可以改变的随机存贮器
    7.3 MOS存贮器的结构
    7.3.1 静态的存贮单元
    7.3.2 动态的存贮单元
    7.3.3 可寻址存贮器
    7.3.4 译码逻辑
    7.3.5 输入/输出缓冲器
    7.4 存贮器系统设计中的协调工作
    7.4.1 速度
    7.5 唯读存贮器的概念
    7.6 唯读存贮器的结构
    7.6.1 存贮器阵列
    7.6.2 输入/输出的缓冲问题
    7.7 用唯读存贮器来实现系统
    7.8 唯读存贮器技术
    7.8.1 级联唯读存贮器技术
    7.8.2 带有部分译码的唯读存贮器技术
    7.8.3 同步唯读存贮器
    7.9 串行存贮器
    7.10 串行存贮器的结构
    7.10.1 静态位
    7.10.2 动态位
    7.10.3 应用
    第八章 阵列的掩模版图设计
    8.1 引言
    8.2 布局的一般考虑
    8.3 工艺复合图的绘制
    8.4 基本电路的分类和有关布局的考虑
    8.4.1 逻辑阵列
    8.4.2 规则阵列
    8.5 设计规则
    8.5.1 图形的设计规则
    8.5.2 电参量的设计规则
    8.5.3 特殊的设计规则
    第九章 MOS器件和阵列的可靠性
    9.1 引言
    9.2 主要的失效方式和现象
    9.2.1 断路
    9.2.2 短路
    9.2.3 阈电压的漂移
    9.3 可靠性的设计问题
    9.4 失效率
    9.5 提高器件可靠性的筛选方法
    9.5.1 光学方法筛选
    9.5.2 机械方法筛选
    9.5.3 热学方法筛选
    9.5.4 老化筛选
    9.5.5 X射线筛选
    9.6 可靠性的鉴定
    9.7 分析失效的有用工具和技术
帮助中心
公司简介
联系我们
常见问题
新手上路
发票制度
积分说明
购物指南
配送方式
配送时间及费用
配送查询说明
配送范围
快递查询
售后服务
退换货说明
退换货流程
投诉或建议
版权声明
经营资质
营业执照
出版社经营许可证

中国科技出版传媒股份有限公司　版权所有

　

京ICP备14028887号-5　 京ICP证150976号 京公网安备 11010102004214号

北京东黄城根北街16号 邮编：100717 Email:webmaster@mail.sciencep.com