内容介绍
用户评论
全部咨询
内容简介
本书介绍了数字逻辑和数字系统设计两大部分内容。在数字逻辑部分中，讲述以小、中规模集成电路为模块的逻辑分析和设计方法，介绍可编程逻辑器件等中、大规模集成电路的开发及应用。在数字系统部分中，介绍普通数字系统的设计方法，包括传统的自上而下的模块式系统的设计方法和超大规模集成（VLSI）系统的设计方法。
前两章介绍数字逻辑的基础知识和基本概念。第三章介绍代数法、卡诺图法和Q-M法化简函数的方法。第四—六章介绍组合逻辑、同步时序逻辑、异步时序逻辑电路的分析和设计。第七、八章介绍大规模器件的应用和开发。第九、十章分别介绍经典系统设计和VLSI集成系统设计。
本书可作为大专院校计算机系本科生的教材，也可作为非计算机的有关专业本科生的参考书，还可供学习和从事数字逻辑和数字系统设计的科技人员参考。
目录
- 前言
第一章 数制与编码
1.1 进位计数制
1.1.1 十进制计数制
1.1.2 R进制计数制
1.1.3 二进制计数制
1.1.4 2N进位计数制
1.2 数制转换
1.2.1 多项式替代法
1.2.2 基数乘/除法
1.2.3 几点讨论
1.2.4 两种2N进制数之间的转换
1.2.5 数制转换过程小数位数的确定
1.3 带符号数的代码表示
1.3.1 原码
1.3.2 反码
1.3.3 补码
1.3.4 二进制整数的代码表示
1.3.5 十进制数的补码的概念
1.4 十进制数的代码表示
1.4.1 8421（BCD）码
1.4.2 2421码
1.4.3 余3码
1.5 可靠性编码
1.5.1 格雷码
1.5.2 五中取二码
1.5.3 奇偶校验码
1.5.4 步进码
1.6 字符代码
习题
第二章 基本逻辑门电路
2.1 TTL与非门
2.1.1 电路组成及工作原理
2.1.2 电气特性
2.1.3 TTL与非门的主要参数及其测试
2.1.4 TTL与非门改进电路
2.2 其他类型TTL电路
2.2.1 集电极开路与非门（OC门）
2.2.2 三态门（TSL门）电路
2.2.3 与或非门
2.2.4 异或门
2.2.5 其他双极型门电路
习题
第三章 逻辑函数及其化简
3.1 逻辑代数的基本定律、定理及基本规则
3.1.1 逻辑代数的基本定律
3.1.2 基本定理
3.1.3 重要规则
3.1.4 关于异或运算的公式
3.2 逻辑函数及其表达式
3.2.1 逻辑函数的定义
3.2.2 常见的逻辑表达式
3.2.3 逻辑表达式的标准形式
3.2.4 不完全描述逻辑函数
3.3 代数化简法
3.3.1 与或式的化简
3.3.2 或与式的化简
3.4 图形化简法
3.4.1 卡诺图的构成
3.4.2 用卡诺图化简逻辑函数为最简与或式
3.4.3 不完全描述逻辑函数的化简
3.4.4 多输出端函数的化简
3.5 列表化简法（Q-M法）
3.5.1 Q-M法合并睦邻的原理
3.5.2 完全描述的逻辑函数化简
3.5.3 不完全描述的逻辑函数化简
3.5.4 多输出端逻辑函数的化简
习题
第四章 组合逻辑电路的分析和设计
4.1 组合逻辑电路分析
4.1.1 组合逻辑电路分析的一般步骤
4.1.2 组合逻辑电路分析举例
4.1.3 与非门电路的读图方法
4.2 组合逻辑电路设计
4.2.1 组合逻辑电路设计的一般步骤
4.2.2 设计中要考虑的几个实际问题
4.2.3 设计举例
4.3 常见的组合逻辑电路
4.3.1 二进制运算电路的设计
4.3.2 比较器
4.3.3 十进制运算电路的设计
4.3.4 编码器
4.3.5 译码器
4.3.6 数据选择器和数据分配器
4.4 组合电路中的竞争与险象
4.4.1 基本概念
4.4.2 消除险象常用的方法
习题
第五章 同步时序逻辑电路的分析和设计
5.1 时序逻辑的概述
5.1.1 基本概念
5.1.2 时序电路功能的表示方法
5.1.3 时序电路的分类
5.1.4 时序电路的特点
5.2 触发器
5.2.1 RS触发器
5.2.2 维持阻塞D触发器
5.2.3 主从JK触发器
5.2.4 T触发器
5.2.5 D锁存器
5.2.6 边沿触发器
5.2.7 不同类型时钟触发器间的转换
5.3 同步时序电路的分析
5.3.1 同步时序电路分析的一般步骤
5.3.2 同步时序电路分析举例
5.4 典型同步时序电路的设计
5.4.1 寄存器
5.4.2 计数器
5.5 一般同步时序电路设计
5.5.1 建立原始状态图和状态表
5.5.2 状态化简
5.5.3 状态分配
5.5.4 同步时序电路设计举例
习题
第六章 异步时序电路
6.1 概述
6.1.1 基本概念
6.1.2 状态流程表
6.1.3 分析和设计异步时序电路的几点规定
6.2 异步时序电路的分析
6.2.1 脉冲异步时序电路的分析
6.2.2 电平异步时序电路的分析
6.3 异步时序电路的设计
6.3.1 脉冲异步时序电路的设计
6.3.2 电平异步时序电路设计
6.4 异步时序电路的竞争与冒险现象
6.4.1 电平异步时序电路的竞争和冒险
6.4.2 电平异步时序电路的状态分配
6.4.3 异步时序电路的其它冒险及处理方法
6.5 异步时序电路设计举例
习题
第七章 MS1，LS1逻辑设计
7.1 编码器和译码器
7.1.1 普通编码器
7.1.2 优先权编码器
7.1.3 变量译码器
7.1.4 码制变换译码器
7.1.5 译码器的应用
7.1.6 译码器开关参数及测试
7.2 数据选择器和数据分配器
7.2.1 数据选择器产品
7.2.2 数据选择器的应用
7.2.3 数据选择器的开关参数
7.2.4 数据分配器
7.3 数字比较器
7.3.1 4位并行数字比较器
7.3.2 多位比较器
7.4 加法器/算术逻辑单元ALU
7.4.1 几种典型产品和结构原理
7.4.2 应用
7.5 寄存器和锁存器
7.5.1 寄存器
7.5.2 寄存器堆
7.5.3 锁存器
7.5.4 寄存器的开关参数
7.6 移位寄存器
7.6.1 结构原理
7.6.2 应用
7.7 计数器
7.7.1 产品
7.7.2 计数器应用
7.8 逻辑功能部件的测试
7.8.1 组合逻辑功能部件的测试
7.8.2 时序逻辑功能部件的测试
7.9 应用实例
7.9.1 累加器
7.9.2 监视器
7.9.3 时序控制器
7.9.4 数字电压表
7.9.5 显示驱动电路
习题
第八章 阵列逻辑与可编程逻辑器件
8.1 PLD器件原理
8.1.1 PLD器件的基本结构
8.1.2 可编程只读存储器PROM
8.1.3 可编程逻辑阵列PLA
8.1.4 可编程阵列逻辑PAL
8.1.5 通用阵列逻辑GAL
8.1.6 其它可编程PLD
8.2 PLD器件的应用
8.2.1 PROM的扩展
8.2.2 PLA的扩展
8.2.3 PAL和GAL的扩展
8.2.4 用PROM实现逻辑函数及其他应用
8.2.5 用PLA实现逻辑函数
8.2.6 用PAL实现逻辑函数
习题
第九章 控制器及经典系统设计
9.1 概述
9.2 控制器设计
9.2.1 控制器
9.2.2 一般控制器设计
9.2.3 微程序控制器
9.3 系统总体设计
9.3.1 简单系统设计
9.3.2 复杂系统的设计工具
9.3.3 复杂系统设计
9.4 系统设计举例
习题
第十章 VLSI系统设计导论
10.1 ASIC芯片结构设计概述
10.1.1 芯片结构设计
10.1.2 硅编译和智能编译简介
10.1.3 关于集成电路设计方法的介绍
10.1.4 各设计阶段计算机辅助应用概述
10.2 VLSI器件技术（MOS器件）
10.2.1 VLSI和MOS技术
10.2.2 MOS管及器件技术
10.2.3 静态MOS反相器和静态MOS门电路
10.2.4 MOS传输门和逻辑设计
10.2.5 静态、准静态、动态触发器、存储器
10.3 MOS版图设计
10.3.1 布局设计——梗图
10.3.2 版图设计
10.4 系统设计举例
10.4.1 ALU设计
10.4.2 筒式移位寄存器
10.4.3 寄存器堆
10.4.4 输入/输出端口
附录A 部分MSI集成电路产品型号
附录B
参考文献
京公网安备 11010102004214号